정성욱 교수 연구팀이 “Dual-input Stacked Inverter-based Single-ended DRAM Sense Amplifier Using BL Switches for Low-power High-speed Sensing” 논문을 회로 설계 분야 세계 최고 학술지인 IEEE Journal of Solid-State Circuits (JSSC) (Impact Factor 4.6)에 게재하였다.

본 논문에서 제안하는 DRAM BLSA는 dual-input stacked inverter를 이용하여 low VDD에서 high-speed sensing 동작이 가능하여 기존 BLSA의 전력 효율성을 크게 개선하였다.

본 연구는 연세대학교 전기전자공학과 박사과정 임세희 학생(제1저자)과 정성욱 교수(교신저자)가 주도하였다.