추민성 교수 연구팀 (고성능 집적회로 설계 연구실) 이재건·옥상현 연구원(공동 제1저자)의 논문 "A Timing Relaxed Pre-Decision Feedforward Equalizer for DSP-Based Wireline Receiver Using Hardware-in-the-Loop Verification on FPGA"이 IEEE Transactions on Circuits and Systems I (T-CAS I)에 게재 승인 되었다.