정성욱 교수 연구팀이 “A High-Density Low-Leakage and Low-Power Fully-Voltage-Stacked SRAM for IoT Application”와 “A 3X Offset, 2.9X Power, 1.3X Sensing Time, and 4X Area Reduction Direct Input Transfer Offset Cancel DRAM IO Sense Amplifier with Static Current-Free Pre-sensing” 논문을 회로 설계 분야 세계 최고 학술지인 IEEE Journal of Solid-State Circuits (JSSC) (Impact Factor 5.6)에 게재하였다.

본 논문에서 제안하는 SRAM은 array stacking 기법을 활용하여 전력을 효과적으로 개선하였고, DRAM IOSA은 Static Current-Free Pre-sensing 기법을 활용하여 전력을 개선하였다.

본 연구는 연세대학교 전기전자공학과 박사과정 김세건 학생(제1저자), 석사과정 임도윤(제1저자), 정성욱 교수(교신저자)가 주도하였다.